内容简介
《Verilog HDL数字设计与综合（第二版 本科教学版）》从用户的角度全面阐述了VerilogHDL语言的重要细节和基本设计方法，并详细介绍了Verilog2001版的主要改进部分。《Verilog HDL数字设计与综合（第二版 本科教学版）》重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。《Verilog HDL数字设计与综合（第二版 本科教学版）》从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合VerilogHDLIEEE1364-2001标准。作者简介
SamirPalnitkar目前是美国JamboSystems公司总裁。JamboSystems公司是一流的专用集成电路（ASIC）设计和验证服务公司，专门从事高级微处理器、网络和通信芯片的设计服务。Palnitkar先生曾创办一系列小型的高科技公司。目录
第一部分Verilog基础知识
第1章VerilogHDL数字设计综述2
1．1数字电路CAD技术的发展历史2
1．2硬件描述语言的出现2
1．3典型设计流程3
1．4硬件描述语言的意义4
1．5VERILOGHDL的优点5
1．6硬件描述语言的发展趋势5
第2章层次建模的概念7
2．1设计方法学7
2．2四位脉动进位计数器8
2．3模块9
2．4模块实例10
2．5逻辑仿真的构成12
2．6举例12
2．7小结15
2．8习题16
第3章基本概念17
3．1词法约定17
3．2数据类型20
3．3系统任务和编译指令25
3．4小结29
3．5习题30
第4章模块和端口31
4．1模块31
4．2端口33
4．3层次命名38
4．4小结39
4．5习题39
第5章门级建模40
5．1门的类型40
5．2门延迟50
5．3小结54
5．4习题55
第6章数据流建模56
6．1连续赋值语句56
6．2延迟58
6．3表达式、操作符和操作数59
6．4操作符类型60
6．5举例67
6．6小结74
6．7习题74
第7章行为级建模76
7．1结构化过程语句76
7．2过程赋值语句79
7．3时序控制83
7．4条件语句88
7．5多路分支语句89
7．6循环语句91
7．7顺序块和并行块94
7．8生成块98
7．9举例103
7．10小结108
7．11习题109
第8章任务和函数112
8．1任务和函数的区别112
8．2任务113
8．3函数117
8．4小结121
8．5习题122
第9章实用建模技术123
9．1过程连续赋值123
9．2改写（覆盖）参数125
9．3条件编译和执行127
9．4时间尺度130
9．5常用的系统任务131
9．6小结137
9．7习题138
第二部分Verilog高级主题
第10章时序和延迟142
10．1延迟模型的类型142
10．2路径延迟建模145
10．3时序检查151
10．4延迟反标注153
10．5小结154
10．6习题154
第11章开关级建模156
11．1开关级建模元件156
11．2举例160
11．3小结164
11．4习题165
第12章用户自定义原语166
12．1UDP的基础知识166
12．2表示组合逻辑的UDP168
12．3表示时序逻辑的UDP173
12．4UDP表中的缩写符号176
12．5UDP设计指南177
12．6小结178
12．7习题178
第13章编程语言接口180
13．1PLI的使用182
13．2PLI任务的连接和调用182
13．3内部数据表示184
13．4PLI库子程序185
13．5小结195
13．6习题196
第14章使用VerilogHDL进行逻辑综合197
14．1什么是逻辑综合197
14．2逻辑综合对数字设计行业的影响199
14．3VERILOGHDL综合200
14．4逻辑综合流程204
14．5门级网表的验证210
14．6逻辑综合建模技巧212
14．7时序电路综合举例217
14．8小结224
14．9习题224
第15章高级验证技术226
15．1传统的验证流程226
15．2断言检查234
15．3形式化验证235
15．4小结237
第三部分附录
附录A强度建模和高级线网类型定义240
附录BPLI子程序清单243
附录C关键字、系统任务和编译指令259
附录D形式化语法定义261
附录EVerilog有关问题解答290
附录FVerilog举例293
参考文献303
译者后记304
